130 ενσωματωμένες virtex™-ε 1.8v MHZ προγραμματίσημες σειρές πυλών τομέων ολοκληρωμένου κυκλώματος τσιπ

Γρήγορη λεπτομέρεια:
Virtex™-ε 1,8 προγραμματίσημες σειρές πυλών τομέων Β
Περιγραφή:
Η οικογένεια virtex-ε FPGA παραδίδει τις υψηλής απόδοσης, μεγάλης χωρητικότητας προγραμματίσημες λύσεις λογικής. Οι δραματικές αυξήσεις στην αποδοτικότητα πυριτίου προκύπτουν από τη βελτιστοποίηση της νέας αρχιτεκτονικής για την αποδοτικότητα θέση-και-διαδρομών και την εκμετάλλευση ενός επιθετικού μετάλλου 0,18 6 στρώματος διαδικασία μm CMOS. Αυτές οι πρόοδοι κάνουν το virtex-ε FPGAs τις ισχυρές και εύκαμπτες εναλλακτικές λύσεις στις μάσκα-προγραμματισμένες σειρές πυλών. Η οικογένεια virtex-ε περιλαμβάνει τα εννέα μέλη στον πίνακα 1.
Στηριγμένη στην εμπειρία που αποκτιέται από Virtex FPGAs, η οικογένεια virtex-ε είναι ένα εξελικτικό βήμα προς τα εμπρός στο προγραμματίσημο σχέδιο λογικής. Συνδυάζοντας μια ευρεία ποικιλία των προγραμματίσημων χαρακτηριστικών γνωρισμάτων συστημάτων, πλούσια ιεραρχία των γρήγορων, εύκαμπτων πόρων διασύνδεσης, και της προηγμένης τεχνολογικής διαδικασίας, η οικογένεια virtex-ε παραδίδει μια μεγάλη ταχύτητα και μια μεγάλης χωρητικότητας προγραμματίσημη λύση λογικής που ενισχύει την ευελιξία σχεδίου μειώνοντας την χρόνος--αγορά.
Εφαρμογές:
• Γρήγορα, υψηλή πυκνότητα 1,8 οικογένεια Β FPGA
- Πυκνότητες από 58 Κ σε 4 πύλες συστημάτων Μ
- Εσωτερική απόδοση 130 MHZ (τέσσερα επίπεδα LUT)
- Σχεδιασμένος για τη χαμηλής ισχύος λειτουργία
- PCI υποχωρητικά 3,3 Β, 32/64-κομμάτι, 33/66-MHZ
• Ιδιαίτερα εύκαμπτη τεχνολογία SelectI/O+™
- Υποστηρίξεις 20 υψηλής απόδοσης πρότυπα διεπαφών
- Μέχρι 804 ξεχωρίζω-τελειωμένα I/Os ή 344 διαφορικά I/O ζευγάρια για ένα συνολικό εύρος ζώνης > 100 Gb/s
• Διαφορική κάνοντας σήμα υποστήριξη
- LVDS (622 Mb/s), BLVDS (λεωφορείο LVDS), LVPECL
- Τα διαφορικά I/O σήματα μπορούν να εισαχθούν, παραγωγή, ή I/O
- Συμβατό σύστημα με τις τυποποιημένες διαφορικές συσκευές
- LVPECL και LVDS χρονομετρούν τις εισαγωγές για τα ρολόγια 300+ MHZ
• Ιδιόκτητη υψηλής απόδοσης τεχνολογία SelectLink™
- Διπλό ποσοστό στοιχείων (ΟΔΓ) στη σύνδεση virtex-ε
- Βασισμένη στο WEB μεθοδολογία παραγωγής HDL
• Περίπλοκη ιεραρχία μνήμης SelectRAM+™
- 1 ΜΒ του εσωτερικού διαμορφώσιμου διανεμημένου RAM
- Μέχρι 832 KB του σύγχρονου εσωτερικού RAM φραγμών
- Αληθινή ικανότητα BlockRAM διπλός-λιμένων
- Εύρος ζώνης μνήμης μέχρι 1,66 Tb/s (ισοδύναμο εύρος ζώνης πάνω από 100 καναλιών RAMBUS)
- Σχεδιασμένος για τις υψηλής απόδοσης διεπαφές στις εξωτερικές μνήμες
- 200 MHZ ZBT* SRAMs
- 200 Mb/s ΟΔΓ SDRAMs
- Υποστηριγμένος από το ελεύθερο σχέδιο αναφοράς Synthesizable
• Υψηλής απόδοσης ενσωματωμένα διοικητικά στοιχεία κυκλώματος ρολογιών
- Οκτώ πλήρως ψηφιακοί καθυστέρηση-κλειδωμένοι βρόχοι (DLLs)
- Ψηφιακά-συντεθειμένος κύκλος καθήκοντος 50% για τις διπλές εφαρμογές ποσοστού στοιχείων (ΟΔΓ)
- Το ρολόι πολλαπλασιάζει και διαιρεί
- Μετατροπή μηδέν-καθυστέρησης μεγάλα LVPECL/LVDS ρολόι σε οποιαδήποτε I/O πρότυπα
• Εύκαμπτες ταχύτητα και πυκνότητα ισορροπιών αρχιτεκτονικής
- Αφιερωμένος φέρτε λογική για τη μεγάλη αριθμητική
- Αφιερωμένη υποστήριξη πολλαπλασιαστή
- Αλυσίδα καταρρακτών για τη λειτουργία ευρύς-εισαγωγής
- Οι άφθονοι κατάλογοι/οι σύρτες με το ρολόι επιτρέπουν, και διπλές σύγχρονες/ασύγχρονες σύνολο και αναστοιχειοθέτηση
- Εσωτερική μεταφορά 3 κράτους
- IEEE 1149,1 λογική όριο-ανίχνευσης
- Δίοδος αισθητήρων κύβος-θερμοκρασίας
• Υποστηριγμένος από Xilinx Foundation™ και τα συστήματα ανάπτυξης Series™ συμμαχίας
- Περαιτέρω συντάξτε τη χρονική μείωση 50%
- Ιδανικό εργαλείων σχεδίου ομάδας Διαδικτύου (ITD) για τα εκατομμύριο-πρόσθετα σχέδια πυκνότητας πυλών
- Ευρεία επιλογή των πλατφορμών PC και τερματικών σταθμών
• SRAM-βασισμένη διαμόρφωση -συστημάτων
- Απεριόριστο επαν-programmability
• Προηγμένες επιλογές συσκευασίας
- τσιπ-κλίμακα 0,8 χιλ.
- 1,0 χιλ. BGA
- 1,27 χιλ. BGA
- HQ/PQ
• 0,18 διαδικασία μετάλλων 6-στρώματος μm
• 100% εργοστάσιο δοκιμασμένο
Προδιαγραφές: