Προγραμματίσημο τσιπ CPLD XCR3128XL-7VQ100I ολοκληρωμένου κυκλώματος Coolrunner XPLA3

Γρήγορη λεπτομέρεια:

CoolRunner XPLA3 CPLD


Περιγραφή:

Η οικογένεια CoolRunner XPLA3 (εκτεταμένη προγραμματίσημη σειρά λογικής) CPLDs στοχεύει για τα χαμηλής ισχύος συστήματα που περιλαμβάνουν φορητές, τις φορητές, και ευαίσθητες εφαρμογές δύναμης. Κάθε μέλος της οικογένειας CoolRunner XPLA3 περιλαμβάνει γρήγορα μηά τεχνολογία σχεδιασμού δύναμης (FZP) που συνδυάζει τη μικρή δύναμη και τη υψηλή ταχύτητα. Με αυτήν την τεχνική σχεδίου, η οικογένεια CoolRunner XPLA3 προσφέρει τις αληθινές ταχύτητες καρφίτσα--καρφιτσών 5,0 NS, ταυτόχρονα παραδίδοντας τη δύναμη που είναι λιγότερο από 56 μW στην εφεδρεία χωρίς την ανάγκη για τα «στροβιλο κομμάτια» ή άλλη δύναμη κάτω από τα σχέδια. Με την αντικατάσταση των συμβατικών μεθόδων ενισχυτών αίσθησης για τους όρους προϊόντων (μια τεχνική που έχει χρησιμοποιηθεί σε PLDs από τη διπολική εποχή) με μια σε σειρά αλυσίδα των καθαρών πυλών CMOS, η δυναμική δύναμη είναι επίσης ουσιαστικά χαμηλότερη από οποιοδήποτε άλλοδήποτε CPLD. Οι συσκευές CoolRunner είναι το μόνο TotalCMOS PLDs, δεδομένου ότι χρησιμοποιούν και μια τεχνολογική διαδικασία CMOS και την κατοχυρωμένη με δίπλωμα ευρεσιτεχνίας πλήρη τεχνική σχεδίου CMOS FZP. Η τεχνική σχεδίου FZP συνδυάζει τα γρήγορα κύτταρα αμετάβλητης μνήμης με την υπερβολικά χαμηλή μνήμη σκιών δύναμης SRAM για να παραδώσει τη χαμηλότερη οικογένεια δύναμης 3.3V CPLD της βιομηχανίας.
Η οικογένεια CoolRunner XPLA3 χρησιμοποιεί μια πλήρη δομή PLA για την κατανομή λογικής μέσα σε έναν φραγμό λειτουργίας. Το PLA παρέχει στη μέγιστες ευελιξία και την πυκνότητα λογικής, την ανώτερη ικανότητα κλειδώματος καρφιτσών, διατηρώντας τον αιτιοκρατικό συγχρονισμό.
Το CoolRunner XPLA3 CPLDs υποστηρίζεται από τα εργαλεία λογισμικού Xilinx® WebPACK™ και βιομηχανικά τυποποιημένων CAE (σύμβουλος, ρυθμός/OrCAD, λογική υποδείγματος, Synopsys, Viewlogic, και Synplicity), χρησιμοποιώντας τους συντάκτες HDL με το ABEL, VHDL, και Verilog, ή/και η σχηματική αναπαράσταση συλλαμβάνει την είσοδο σχεδίου.
Η επαλήθευση σχεδίου χρησιμοποιεί τους προσομοιωτές βιομηχανικά τυποποιημένων για τη λειτουργική και προσομοίωση συγχρονισμού. Η ανάπτυξη υποστηρίζεται στο πολλαπλάσιο προσωπικό Η/Υ (PC), τον ήλιο, και τις πλατφόρμες HP.
Τα οικογενειακά χαρακτηριστικά γνωρίσματα CoolRunner XPLA3 περιλαμβάνουν επίσης το βιομηχανικά τυποποιημένο, IEEE 1149,1, διεπαφή JTAG μέσω της οποίας δοκιμή όριο-ανίχνευσης, -σύστημα που προγραμματίζει (ISP), και ο επαναπρογραμματισμός της συσκευής μπορεί να εμφανιστεί. Το CoolRunner XPLA3 CPLD είναι ηλεκτρικά reprogrammable χρησιμοποιώντας τους προγραμματιστές συσκευών βιομηχανικά τυποποιημένων.


Εφαρμογές:

• Γρήγορα μηά τεχνική σχεδίου δύναμης (FZP) προβλέπει την υπερβολικά χαμηλές εξουσία και πολύ τη υψηλή ταχύτητα
- Χαρακτηριστικό εφεδρικό ρεύμα 17 έως 18 μA σε 25°C
• Η καινοτόμος αρχιτεκτονική CoolRunner™ XPLA3 συνδυάζει τη υψηλή ταχύτητα με την ακραία ευελιξία
• Με βάση πρώτο TotalCMOS PLD της βιομηχανίας — και σχέδιο και τεχνολογικές διαδικασίες CMOS
• Προηγμένο 0.35μ διαδικασία μετάλλων EEPROM πέντε στρώματος
- 1.000 σβήνουν/οι κύκλοι προγράμματος που εγγυώνται
- 20 έτη διατήρησης στοιχείων που εγγυάται
• 3V, -σύστημα προγραμματίσημο (ISP) χρησιμοποιώντας IEEE 1149,1 JTAG τη διεπαφή
- Πλήρης δοκιμή όριο-ανίχνευσης (IEEE 1149,1)
- Γρήγοροι χρόνοι προγραμματισμού
• Υποστήριξη για τη σύνθετη ασύγχρονη χρονομέτρηση
- 16 ρολόγια όρου προϊόντων και τέσσερα τοπικά ρολόγια όρου ελέγχου ανά φραγμό λειτουργίας
- Τέσσερα σφαιρικά ρολόγια και ένα καθολικό ρολόι όρου ελέγχου ανά συσκευή
• Άριστη διατήρηση καρφιτσών κατά τη διάρκεια των αλλαγών σχεδίου
• Διαθέσιμος στον εμπορικό βαθμό και τον εκτεταμένο βιομηχανικό βαθμό τάσης (2.7V σε 3.6V)
• 5V ανεκτικές I/O καρφίτσες
• Χρόνος οργάνωσης καταλόγων εισαγωγής 2,5 NS
• Λογική ενιαίων περασμάτων εκτάσιμη σε 48 όρους προϊόντων
• Καθυστέρηση μεγάλων καρφίτσα--καρφιτσών 5,0 NS
• Γυρίστε τον έλεγχο ποσοστού ανά παραγωγή
• 100% routable
• Το κομμάτι ασφάλειας αποτρέπει την αναρμόδια πρόσβαση
• Υποστηρίξεις καυτός-που συνδέουν την ικανότητα
• Είσοδος/επαλήθευση σχεδίου που χρησιμοποιεί τα εργαλεία Xilinx ή βιομηχανικά τυποποιημένων CAE
• Η καινοτόμος δομή όρου ελέγχου παρέχει:
- Ασύγχρονη χρονομέτρηση macrocell
- Ασύγχρονος κατάλογος macrocell που προετοιμάζεται/που επαναρυθμίζεται
- Το ρολόι επιτρέπει τον έλεγχο ανά macrocell
• Η παραγωγή τέσσερα επιτρέπει τους ελέγχους ανά φραγμό λειτουργίας
• Foldback NAND για τη βελτιστοποίηση σύνθεσης
• Καθολικό κράτος 3 που διευκολύνει «το κρεβάτι των καρφιών» εξεταστικός
• Διαθέσιμος στην τσιπ-κλίμακα BGA, Fineline BGA, και συσκευασίες QFP. PB-ελεύθερος διαθέσιμος για τους περισσότερους τύπους συσκευασίας.


Προδιαγραφές: